流片费用到底有多高？-ZOL问答

6个回答默认排序

默认排序

按时间排序

没找到满意答案？去问秘塔AI搜索

取消复制问题

关于流片这件事，业内情况其实挺有意思。早些年，隔壁有个专注ESD防护设计的团队，几乎每位成员都经历过多次流片，连刚入学的本科生也能参与其中。之所以门槛较低，主要因为只需借用他人已有的芯片版图，搭个简易结构、预留几个焊盘接口即可完成验证。
模拟电路若采用成熟工艺节点流片，成本尚属可控；但如今行业竞争加剧，各家普遍倾向选用更先进制程，导致整体开销大幅攀升。
相比之下，数字电路团队曾长期被同行调侃从不流片，甚至被戏称快被踢出集成电路设计圈——大家觉得我们只会写代码、跑仿真，缺乏硬件落地能力。为扭转印象，过去三年我们联合多家单位共同推进一款大型SoC项目，涵盖定制IP开发与完整流片流程，总投入超过两千万人民币。
所投芯片已回片测试，基础功能基本正常，部分细节问题经反复调试后也趋于稳定。
当然，并非所有数字芯片都如此昂贵。为支撑SoC老化监测研究，我们曾用110纳米工艺流片一款精简版芯片，剔除全部第三方IP，仅保留核心逻辑，总成本控制在二十万元以内。后续计划开发面向特定场景的MCU级小规模SoC，预估采用55纳米工艺，搭配必要基础IP模块，整体预算约六十万元。
曾有某通信企业技术人员咨询，称其在FPGA上实现了高性能算法，拟转为ASIC。但该方案涉及DDR4、PCIe及高速以太网接口——这些在FPGA中属于内置资源，无需额外付费；而一旦转向芯片实现，每个高速接口IP授权费动辄数十万，叠加先进工艺流片成本与后端设计外包费用，保守估算至少需准备两亿元资金。听闻此数，对方便再未继续深入探讨。

取消评论