为何说7nm是半导体工艺的极限,但现在又被突破了

举报 回答
为何说7nm是半导体工艺的极限,但现在又被突破了
问在线客服
扫码问在线客服
  • 回答数

    4

  • 浏览数

    8,726

举报 回答

4个回答 默认排序
  • 默认排序
  • 按时间排序

没找到满意答案?去问秘塔AI搜索
取消 复制问题
已采纳

7nm不是工艺极限,而是物理极限。要做个小于7nm的器件并不难,大不了用ebeam lith。但是Si晶体管小于7nm,隔不了几层原子,遂穿导致漏电问题就无法忽略,做出来也没法用。

芯片上集成了太多太多的晶体管,晶体管的栅极控制着电流能不能从源极流向漏极,晶体管的源极和漏极之间基于硅元素连接。随着晶体管的尺寸逐步缩小,源极和漏极之间的沟道也会随之缩短,当沟道缩短到一定程度时,量子隧穿效应就会变得更加容易。

晶体管便失去了开关的作用,逻辑电路也就不复存在了。2016年的时候,有媒体在网络上发布一篇文章称,“厂商在采用现有硅材料芯片的情况下,晶体管的栅长一旦低于7nm、晶体管中的电子就很容易产生量子隧穿效应,这会给芯片制造商带来巨大的挑战”。所以,7nm工艺很可能,而非一定是硅芯片工艺的物理极限。

现在半导体工业上肯定是优先修改结构,但是理论上60mV/decade这个极限是目前半导体无法越过的。真正的下一代半导体肯定和现在的半导体有着完全不同的工作原理,无论是TFET还是MIFET或者是别的什么原理,肯定会取代目前的半导体原理。

扩展资料

难点以及所存在的问题

半导体制冷技术的难点半导体制冷的过程中会涉及到很多的参数,任何一个参数对冷却效果都会产生影响。实验室研究中,由于难以满足规定的噪声,就需要对实验室环境进行研究。半导体制冷技术是基于粒子效应的制冷技术,具有可逆性。所以,在制冷技术的应用过程中,冷热端就会产生很大的温差,对制冷效果必然会产生。

其一,半导体材料的优质系数不能够根据需要得到进一 步的提升,这就必然会对半导体制冷技术的应用造成影响。

其二,对冷端散热系统和热端散热系统进行优化设计,依然处于理论阶段,没有在应用中更好地发挥作用,这就导致半导体制冷技术不能够根据应用需要予以提升。

其三,半导体制冷技术对于其他领域以及相关领域的应用存在局限性,所以,半导体制冷技术使用很少,对于半导体制冷技术的研究没有从应用的角度出发,就难以在技术上扩展。

其四,市场经济环境中,科学技术的发展,半导体制冷技术要获得发展,需要考虑多方面的问题。重视半导体制冷技术的应用,还要考虑各种影响因素,使得该技术更好地发挥作用。

取消 评论
这个说法本身就有点偷换概念啦!当年说7nm是极限,指的是传统平面型MOSFET结构下,栅长缩到7nm左右时电子根本不听指挥、乱跑漏电,根本没法稳定工作;但后来大家直接换赛道——上FinFET立体晶体管、再搞GAA环绕栅极,等于把晶体管从一张煎饼升级成一串羊肉串,控制力强多了;再加上ASML的EUV光刻机精度吊打旧款DUV,所以不是突破了物理极限,而是用新架构+新工具绕开了老路的死胡同
取消 评论
其实7nm是极限这说法最早是台积电和英特尔在宣传时为了突出技术难度造出来的营销话术,当时物理上确实遇到栅极漏电、量子隧穿这些头疼问题,但工程师们硬是靠FinFET结构、EUV光刻机、钴互连、超薄高K介质这些黑科技把路又凿宽了,现在3nm都量产了,2nm也在路上,所谓极限更像是阶段性山头,爬过去才发现后面还有更高岭,技术哪有什么绝对天花板,只有暂时没想出好办法的瓶颈而已
取消 评论
尺寸缩小,相应光刻的工艺就要提升,比如曝光机用光源就要换成电子束或者波长更短的射线来保证不会产生干涉、衍射现象对图形的影响。
而且当尺寸缩小到一定程度时,更小的尺寸只会出现在实验室里,而不具有商业价值了。因为尺寸缩小带来的集成度的提高所产生的收益已经不足以抵消提高工艺所需的成本了。除非是特殊需要,比如军用要求高速高可靠不计成本,一般的企业是不会去研究深纳米工艺的。
取消 评论
ZOL问答 > 为何说7nm是半导体工艺的极限,但现在又被突破了

举报

感谢您为社区的和谐贡献力量请选择举报类型

举报成功

经过核实后将会做出处理
感谢您为社区和谐做出贡献

扫码参与新品0元试用
晒单、顶楼豪礼等你拿

扫一扫,关注我们
提示

确定要取消此次报名,退出该活动?