更多待解决问题>>

提问

Verilog设计前需做哪些准备？

举报 回答
Verilog设计前需做哪些准备？
问在线客服
扫码问在线客服

  • 回答数

    3

  • 浏览数

    5,505

举报 回答

3个回答 默认排序
  • 默认排序
  • 按时间排序

没找到满意答案？去问秘塔AI搜索
取消 复制问题

物语；～德意　

翻翻数据手册+找几个类似的小项目抄（划掉）参考下，再搭好仿真环境，vcs/questa/iverilog配好再说
评论
取消 评论
超值推荐

忆枫静芙　

先搞清楚要干啥，画个框图、时序图，别一上来就写代码，不然写着写着自己都懵了～
评论
取消 评论

wdiru　

把开发板型号、芯片资源、时钟频率这些查清楚，别写完发现板子根本不支持…
评论
取消 评论

最新回答 更多>

ZOL问答 > Verilog设计前需做哪些准备？

热门手机排行

查看更多排行 >

举报

感谢您为社区的和谐贡献力量请选择举报类型

广告内容 反动言论 色情内容 其他违规违法内容

举报成功

经过核实后将会做出处理
感谢您为社区和谐做出贡献

扫码参与新品0元试用
晒单、顶楼豪礼等你拿

扫一扫，关注我们
提示

确定要取消此次报名，退出该活动？

确定 取消