更多待解决问题>>

提问

芯片有引脚悬空时,为何有上拉电阻的是高电平,有下拉电阻的是低电平???

已举报 回答
芯片有引脚悬空时,为何有上拉电阻的是高电平,有下拉电阻的是低电平???
问在线客服
扫码问在线客服

  • 回答数

    8

  • 浏览数

    4,891

回答

8个回答 默认排序
  • 默认排序
  • 按时间排序

dsyuljszbwyp

这个要从逻辑门的内部电路来解释，那TTL反相器来说，当输入端悬空时此时电压约为1.4v，但是输出为低电平。为什么？数电书（阎石版）上的第三章讲门电路时TTL反相器有个输入端负载特性，里面讲的很详细，建议你好好看一下。没图不好讲的。
至于COMS不能悬空，那是因为COMS的栅极和衬底是被二氧化硅隔开，它比较脆弱，只能承受几百伏的电压，而静电能达到上千伏。TTL也是应该避免高压的。
COMS悬空时电压为VDD/2。
评论
取消 评论
超值推荐

a907752876

哥们咱们探讨一下吧。我也是上大学的
评论
取消 评论

57173727

额。。ttl可以悬空 我在实验室做过 但是 那个cmos下节课才做。。。还有就是你说的那个什么上拉电阻单片机里面讲过 “低电平有效” 并不是所有ttl的芯片都是上拉电阻 要根据具体的原理图分析 有时间多搜搜芯片的原理 真值表 你就知道咋回事了 它让你接1 说明 里面没有上拉电阻 是个控制端之类的 如果上面的符号带横杠 说明是低电平有效 说明就有上拉电阻 ok？
评论
取消 评论

1236987450q

悬空的时候,可以理解为输入信号为0
评论
取消 评论

ZH6705672

没有确切的方式，有的情况下必须高有的必须低，不具体到芯片型号的话很难说。
评论
取消 评论

qiuxiao199211

.倪苾..o.o..朋友说得没错 也增加见识了 所以操作时小心些
评论
取消 评论

adsdsc1

上拉电阻，就是把电位拉高，比如拉到VCC
下拉电阻，就是把电压拉低，拉到GND
刚上电的时候，端口电压不稳定，为了让他稳定为高或低，就会用到上拉或下拉电阻。
有些芯片内部集成了上拉电阻，所以外部就不用上拉电阻了。但是有一些开漏的，外部必须加上拉电阻。
引脚悬空时候的高低电平，需要根据生产厂家的决定和芯片的特性而定。
评论
取消 评论

moyuanhai999

COMS由于输入阻抗高引脚悬空时，引脚电平不确定，会造成误动作。所以必须使用上拉或下拉电阻。来确定电平。上拉是通过电阻接高电平VCC。所以让悬空引脚电平为高。下拉电阻是通过电阻接GND，所以让悬空引脚电平为低。
评论
取消 评论

最新回答 更多>

ZOL问答 > 芯片有引脚悬空时,为何有上拉电阻的是高电平,有下拉电阻的是低电平???

举报

感谢您为社区的和谐贡献力量请选择举报类型

广告内容 反动言论 色情内容 其他违规违法内容

举报成功

经过核实后将会做出处理
感谢您为社区和谐做出贡献

扫码参与新品0元试用
晒单、顶楼豪礼等你拿

扫一扫，关注我们
提示

确定要取消此次报名，退出该活动？

确定 取消